Analog-Digital Wandler

Digitale Messgeräte verarbeiten amplituden- und zeitdiskrete Signale. Analoge Messgrößen müssen dazu quantisiert werden, falls Messwertaufnehmer nicht unmittelbar diskrete Zahlenwerte erzeugen, die der analogen Größe proportional sind.

Die Hauptaufgabe bei einer digitalen Messung besteht in der Quantisierung, wobei die diskreten Werte einem ganzzahligen Vielfachen des sog. Messquants (kleinstes auflösendes Quantum) entsprechen. Zeit- und Amplitudenquantisierung erfolgen mit Hilfe von Analog/Digital-Umsetzern (ADU), die einem Analogwert ein digitales Datenwort aus einem Digitalcode zuordnen.

Gebräuchlichste Verfahren zur A/D Umsetzung sind

Spannung-Frequenz-Umsetzung

Analog-Digital-Wandler, die nach dem Spannungs-Frequenz-Verfahren arbeiten, formen die Messspannung in eine proportionale Frequenz um, die innerhalb einer konstanten Zeit mit einem Zähler gemessen wird (Frequenzmessung).
U/f Wandler
Abb.1a: Prinzipschaltplan eines Spannungs-Frequenz-Umsetzers

Abb.1b: Spannungsverlauf bei verschiedenen Eingangsspannungen
Die Spannungs-Frequenz-Umwandlung kann verhältnismäßig einfach mit Multivibratoren erfolgen. Bei höheren Ansprüchen an die Genauigkeit werden vorwiegend Integrationsschaltungen verwendet. Abb. 1a zeigt den prinzipiellen Aufbau eines U/f-Wandlers.

Die Messspannung Ux wird vom Operationsverstärker I integriert. Die Ausgangsspannung Ua des Integrators, die proportional zu Ux ist, wird am Komperator K mit einer konstanten Vergleichsspannung Ur verglichen. Ist Ua = Ur schaltet der Komperator, gibt einen Impuls ab and entlädt den Integrationskondensator C, so dass die Integration von neuem beginnt. Der prinzipielle Verlauf von Ua ist in Abb. 1b dargestellt. Je größer Ux ist, umso kleiner wird der Abstand der Impulse. Die Frequenz wird durch die Zählung der Impulse innerhalb einer konstanten Messzeit tM bestimmt.

Im Blockschaltbild nach Abb. 1a erfolgt die Entladung des Kondensators über den Schalter S durch Kurzschluß. Das beschriebene Wandlerprinzip hat durch die Vernachlässigung der unumgänglichen Entladezeit tentl einen systematischen Fehler. Systematische Fehler, also systembedingte Fehler, lassen sich aber in Gegensatz zu statistischen Fehlern von vornherein rechnerisch erfassen und beim Aufbau berücksichtigen. Der systematische Fehler verringert sich mit dem Wert der Meßspannung. Während die Entladezeit unabhängig von der Dauer der vorhergehenden Ladung ist, erhöht sich die Ladezeit mit kleiner werdender Meßspannung Ux. Abb. 1b zeigt diesen Zusammenhang.

Das Störverhalten von U/f-Wandlern ist gut, da durch die Integration der Mittelwert der Messgröße über die Messzeit gebildet wird. Durch eine geschickte Wahl der Messzeit über eine Periode der Störspannung oder ein Vielfaches davon (tM = 20 ms bei 50Hz Netzeinstreuungen) wird erreicht, dass diese aus dem Messergebnis eliminiert wird. Wird der U/f-Wandler ohne Zähler betrieben, eignet er sich besonders für die serielle Datenübertragung in der Fernmesstechnik.

Sägezahnverfahren (Spannung-Zeit-Umsetzung)

AD-Umsetzer nach dem Sägezahnverfahren sind Zeitverschlüßler. Die angelegte Meßspannung Ux (Analogwert) wird mit einer im Gerät erzeugten konstanten, sägezahnförmigen Spannung Uv verglichen.

Abb.1a: Prinzipschaltplan eines Sägezahn-AD-Umsetzers
Dabei wird die Zeit gemessen, welche diese sägezahnförmige Spannung mit bekannter Anstiegssteilheit benötigt, bis sie denselben Augenblickswert erreicht wie die unbekannte Meßspannung. Diese Zeit wird durch Impulse ausgezählt. Die Anzahl der Impulse ist gleich den Ziffernschritten. Dieser Digitalwert entspricht der angelegten Meßspannung. Es handelt sich hier um ein indirektes Umsetzungsverfahren.

Beim Sägezahnverfahren werden Meßspannung und lineare Sägezahnspannung miteinander verglichen und die Meßzeit durch Impulse ausgezählt.

Abbildung 1a zeigt den grundsätzlichen Aufbau eines AD-Umsetzers nach dem Sägezahnverfahren. Durch ein Startsignal des Steuerteils wird der Sägezahngenerator gestartet und etwas verzögert ein Tor (elektronischer Schalter) geöffnet. Dabei gelangen Impulse des sehr konstanten Impulsgenerators durch das Tor auf einen Zähler. Die sägezahnförmige Vergleichsspannung Uv steigt mit konstanter Steilheit an. Sie wird auf die Vergleicherschaltung geführt, welche aus einem Operationsverstärker (Differenzverstärker) und einer nachfolgenden Triggerschaltung besteht. Erreicht die Vergleichsspannung, die auf den einen Eingang des Verstärkers wirkt, die gleiche Höhe wie die Meßspannung, welche auf den anderen Eingang des Verstärkers wirkt, so spricht die Triggerschaltung an. Der dabei abgegebene Impuls selbst steigt noch weiter an bis zum Maximalwert, sinkt dann schnell auf den Minimalwert ab und könnte dann wieder für einen neuen Meßvorgang gestartet werden.


Abb.1b: Impulsplan eines Sägezahn-AD-Umsetzers
Die Zahl der Impulse, welche während der Öffnungszeit des Tores auf den Zähler gelangen und dort gezählt werden, ist ein direktes Maß für die Meßspannung, so daß die Anzeige in Volt angegeben werden kann. Das Vorzeichen der Meßspannung kann automatisch bestimmt werden, z. B. durch die zeitliche Reihenfolge des Triggerimpulses und eines Nullwert-Vergleicher-impulses. Vor Beginn einer neuen Messung muß der Zählerstand gelöscht werden. Entsprechend der gewünschten Meßfolge (Messungen je Sekunde) und der Meßgenauigkeit werden Quarz-Impulsgeneratoren mit Frequenzen zwischen 0,01 MHz und 10 MHz eingesetzt.

AD-Umsetzer nach dem Sägezahnverfahren lassen sich mit wenig Schaltungsaufwand aufbauen, sind aber weniger genau. Die Meßgenauigkeit derartiger Umsetzer erreicht etwa 0,1% und ist von der Linearität der sägezahnförmigen Spannung, der Stabilität der Oszillatoren sowie von der Konstanz des Differenzverstärkers abhängig. Da beim Sägezahnverfahren der Augenblickswert einer Spannung zum Zeitpunkt des Istwertvergleiches erfaßt wird, ist dieses Verfahren sehr störempfindlich gegenüber überlagerten Wechselspannungen. Eine Dämpfung von Störspannungen ist nur durch Eingangsfilter möglich. Diese verringern jedoch wieder die Meßgeschwindigkeit. Die Meßzeit liegt zwischen 0,1 s und 10 µs. Eingangsfilter verringern die Störempfindlichkeit, setzen aber auch die Meßgeschwindigkeit her ab.

Dual-Slope-Wandler

Das Dual-Slope-Verfahren (=Zweiflanken-Verfahren) oder auch Integrationsverfahren ist im Prinzip in Abbildung 2 dargestellt.


Abb. 2: Blockschalbild Dual-Slope Wandler mit Zeitdiagramm

Bei diesem Wandler wird der Kondensator C während einer konstanten Integrationszeit t1 von der analogen Eingangsspannung aufgeladen. Somit steht der Ladezustand des Kondensators in direkter Proportionalität zur Eingangsspannung. Die Steuerlogik sorgt dann dafür, daß an dem Eingang des Integrators nun eine Gegenspannung URef angelegt wird. Durch diese Gegenspannung wird der Kondensator zeitproportional auf 0 Volt entladen. Ein Taktgenerator gibt während dieser Endladezeit t2 Taktimpulse an einen Zähler weiter, wodurch dieser hochgezählt wird. Die Anzahl der Impulse und somit der Stand des Zählers ist proportional der analogen Eingangsspannung. Die digitale Information im Zähler ist der Wert der umgewandelten analogen Eingangsspannung. Für die Eingangsspannung, die Referenzspannung sowie für die Festzeit t1 und die Meßzeit t2 gilt folgender Zusammenhang:

    mit t1 = Festzeit, t2 = Meßzeit

Die Taktfrequenz und auch ein Proportionalitätsfaktor des Operationsverstärkers für die Sägezahnspannung treten in der Gleichung nicht auf. Änderungen dieser Größen, z.B. durch Temperatureinfüsse, wirken sich nicht auf das Wandlungsergebnis aus, solange sie sich nicht während eines Meßzyklusses ändern.

Mit Dual-Slope A/D-Wandlern lassen sich Genauigkeiten von 10-4 entsprechend einem Fehler von 0,01% erreichen. Die Vorteile des Dual-Slope-Wandlers liegen in seinem einfachen Arbeitsprinzip, dem simplen praktischen Aufbau, seiner Kostengünstigkeit und in der hohen Genauigkeit. Der Nachteil liegt jedoch in der langsamen Umwandlungsgeschwindigkeit von ca. 100 ms. Diese Wandler sind die am meisten eingesetzten.

Der Sukzessive-Aproximations-Wandler

Das Grundprinzip des S-A-Wandlers ist in Abbildung 3 dargestellt.


Abb. 3: Blockschalbild Sukzessive-Aproximations-Wandler

Dieser Wandler arbeitet so, wie der Abwiegevorgang bei einer unbekannten Masse. Bei diesem "Abwiegevorgang" stehen Gewichte zur Verfügung die sich so Stufen, daß das größte Gewicht dem halben Meßbereich entspricht. Jedes weitere Gewicht entspricht dann wieder der Hälfte der "Masse", sprich dem Wert im Meßbereich. Mit dem größten Gewicht wird begonnen. Ist dieses Gewicht zu groß, wird es wieder von der Waage genommen und das nächstkeinere Gewicht wird aufgelegt. Ist das zuerst aufgelegte gewicht zu klein, so bleibt es auf der Waage und das nächstkleinere Gewicht wird mit dazu aufgelegt. Der Komparator hat die Aufgabe, dafür zu sorgen ob das zuletzt aufgelegte Gewicht auf der Waage bleibt oder wieder entfernt wird. Die elektronische Schaltung zur Steuerung des Digital-Analog-Wandlers heißt SAR (Sukzessives-Approximations-Register).

Mit den Gewichten sind in diesem Beispiel die einzelnen Wertigkeiten der Bits gemeint, die den Digital-Analog-Wandler ansteuern. Falls sicher ist, das sich das Eingangssignal während einer Wandlung um nicht mehr als 0,5 LSB ändert, so kann der Wandler auch ohne Abtast-Haltekreis auskommen. Vorteile dieser Wandler sind der geringe Schaltungsaufbau, sowie preiswerte Herstellung und die Tatsache, daß sie sich für viele Anwendungen ausreichend schnell aufbauen lassen. Der Schwerpunkt im Einsatzgebiet liegt in der Meßwerterfassung auf PC-Karten

Der Flash-Wandler

Abbildung 4 zeigt das Blockschaltbild eines Flash-Wandlers für 3-Bit-Zahlen, der nach dem Parallelverfahren arbeitet.


Abb.4: Blockschalbild Flash-Wandler

Mit einem Dualcode von 3 Bit, muß der Eingangsspannungsbereich in 23 = 8 Quantisierungsintervalle aufgeteilt werden. Dazu sind sieben Komparatoren mit sieben Schwellspannungen nötig. Diese Schwellspannungen werden aus einer Referenzspannung generiert. Soll eine Eingangsspannung, die z.B. zwischen 5/2 ULSB und 7/2 ULSB liegt , umgewandelt werden, dann liefern die Komparatoren 1 bis 3 ein 1-Signal an ihren Ausgängen und die Komparatoren 4 bis 7 eine 0-Signal. Diese Komparatorzustände müssen nun noch durch eine Codewandlung in die Zahl 3 umgewandelt werden. Dieses geschieht durch eine 1- aus 2n-Codierung, mit anschließender Umsetzung in einen Binärcode. Die Komparatorausgänge können den Codewandler jedoch nicht direkt ansteuern, da die nicht konstante Eingangsspannung zeitweise völlig falsche Dualcodes erzeugen kann. Dieses kann nur durch eine Sample-and-Hold Schaltung beseitigt werden, die ein Ändern der Eingangs- spannung während der Wandlung verhindert. Durch diese Maßnahme wird jedoch die erreichbare Umwandlungsrate beeinträchtigt, da die Sample-and-Hold Schaltung eine gewisse Einstellzeit benötigt. Eine weitere Möglichkeit ohne die Sample-and-Hold Schaltung auszukommen ist es, den Komparatoren flankengetriggerte D-Filflops nachzuschalten. So bleibt das Eingangssignal des Codewandlers für eine ganze Taktperiode konstant. Solche Flash-Wandler sind in der Lage bis zu 100 MHz Umwandlungsrate zu erreichen. Der Nachteil ist aber das die Zahl der Komparatoren exponentiell mit der Bit-Zahl des digitalen Ausgangssignales zunimmt. So werden für einen 8-Bit-Wandler 255 Komparatoren benötigt. Diese Zahl berechnet sich aus: N = 2n-1 mit N = Anzahl der benötigten Komparatoren.

Der interpolative Wandler (Delta-Sigma-A/D-Umsetzer)

Die Delta-Sigma-Wandlung ist von J.C.Candy hervorgebracht worden und hat ihren Hauptgedanken darin, daß man Genauigkeit durch hohe Geschwindigkeit ausdrückt, um die Anforderungen an die Genauigkeit der Bauteile senken zu können. Abbildung 5 zeigt ein Blockschaltbild eines solchen Wandlers.


Abb. 5: Blockschaltbild Delta-Sigma-Wandler

Das Funktionsprinzip beruht darauf, daß das Signal sehr hoch abgetastet wird. Diese Abtastfrequenz, die im Bereich einiger MHz liegt also weit über der aus dem Abtasttheorem sich ergebenden Nyquistfrequenz, steht eine Auflösung von nur einem Bit gegenüber. Durch eine anschließende digitale Tiefpaßfilterung wird die Auflösung erheblich erhöht, wobei eine gleichzeitige Reduzierung der Datenrate stattfindet. Der Anwendungsbereich von Delta-Sigma-A/D-Umsetzern befindet sich bei Abtastfrequenzen bis 100kHz und Umsetzungsgenauigkeiten von bis zu 24 Bit.


zurückÜbersicht Technik Bimetallweiter

© 2002-2014 www.alte-messtechnik.de * Text und Bilder unterliegen dem Urheberrecht  * Letzte Aktualisierung: 10.06.2014